概览
应对多核设计挑战，提供功能安全支持
Ncore Multi-Die 是一种可配置的缓存一致性（Cache-Coherent）互连 IP，可选配末级缓存（Last-Level Cache），支持完整的 CPU 缓存一致性和 I/O 一致性，能够满足高性能系统设计需求。
Ncore Multi-Die 将 Ncore 一致性互连扩展至多个芯粒（Chiplet），支持构建可扩展的高性能系统架构，从而突破光罩尺寸（Reticle）限制并缓解良率挑战。同时，它还能够满足 AI、汽车电子、高性能计算（HPC）以及数据密集型 SoC 对模块化计算和专用制程技术日益增长的需求。
产品优势
打造高性能一致性 SoC
通过 Multi-Die 一致性实现性能扩展
通过将 Ncore 一致性架构扩展至多达 4 个裸片（Die），设计人员可通过同构复制实现线性性能扩展，或结合异构计算资源，并针对不同功能域采用最适合的工艺技术。一致性机制对软件完全透明，无需修改软件即可保留现有标准编程模型。
提升带宽，降低延迟
凭借每条链路超过 64 GB/s 的有效数据带宽以及每个裸片高达 256 GB/s 的带宽能力，Ncore Multi-Die 可为 AI/机器学习（AI/ML）和高性能计算（HPC）工作负载提供所需的高带宽支持。 交织（Interleaving）和链路聚合（Link Aggregation）技术可提升点对点吞吐量，而 GIU（Global Interconnect Unit）中的消息转发机制则能够最大程度降低延迟。
针对灵活性与设计需求优化系统架构
支持网格拓扑和全互连（Fully Connected）拓扑的同构或异构芯粒互连架构，使设计人员能够根据性能、成本或物理布局约束灵活优化系统设计。逻辑到物理映射（Logical-to-Physical Remapping）功能支持裸片旋转（Rotation）和镜像（Mirroring），同时保持路由正确性，从而简化中介层（Interposer）设计。
Ncore Multi-Die 核心功能
- 缓存一致性扩展至 2 至 4 个芯粒
- 将多个 Ncore Multi-Die 实例连接为单一一致性域
- 通过网关接口单元（GIU）实现完全一致性的裸片间桥接
- 支持同构与异构芯粒架构
- 每个裸片支持多达 16 个一致性发起端口
- 面向内存接口的末级缓存和面向 I/O 发起端的代理缓存
- 自动化网格拓扑生成与物理瓦格化
- 面向高性能 I/O 的 PCIe 加速
- 面向 UCIe 控制器和 PHY 的 AMBA CXS.B 接口
- 每个芯粒支持多达 4 条 UCIe 1.1 Advanced 裸片间链路（4 × 64 通道，16 GT/s）
- 每条链路峰值带宽高达 128 GB/s（有效数据带宽超过 64 GB/s）
- 支持 Mesh 或全互连（点对点）芯粒拓扑
- 支持链路重映射，适配裸片旋转与镜像，简化中介层布线
- 全局 NUMA 地址映射与本地优化内存访问
- 支持跨裸片 DVM 消息传递，用于 Arm System MMU 控制
- 与指定 UCIe 控制器预集成并完成验证，加速芯片实现进程
- 在直观的图形化工具环境中配置各个芯粒及顶层芯粒互连
- 面向 ISO 26262 的可选可靠性/功能安全套件
探索更多 Ncore 功能，下载产品资料。
*表示产品选项
功能亮点
利用 Ncore 实现 NoC 瓦格化
利用 Ncore 实现面向缓存一致性 CPU 的 NoC 瓦格化
- 扩展性能
- 缩短设计时间
- 加快测试速度
- 降低设计风险
- 支持 Arm 和 RISC-V 架构
创建模块化、可扩展的设计，实现更快速的集成、验证和优化。
Ncore Multi-Die 产品优势
更高频率，更低延迟
采用多个可配置的探听过滤器（Snoop Filters），以适配不同的缓存组织架构。
降低功耗
更少的片外主存访问可有效降低系统功耗。
更小的裸片面积
采用优化的 NoC 传输层，减少布线资源占用，从而缩小裸片面积。
易于配置
Ncore 可根据每个一致性代理的行为特性和架构特点进行适配。
加快产品上市时间
瓦格化设计可加速物理设计、实现和时序收敛过程。
灵活拓扑架构
可从交叉开关、Mesh 拓扑和 Ad-Hoc 拓扑中灵活选择。
功能安全
自动生成 FMEDA 功能安全文档，并通过 ISO 26262 ASIL B 至 ASIL D 认证。
自动化验证
与手动生成验证环境相比，可节省数百小时的工作时间。
缩短开发周期
更少的迭代循环可加快开发进程。
面向芯粒时代的 Multi-Die 解决方案
随着 AI 系统突破单裸片（Single-Die）限制并迈向 Multi-Die 架构，Arteris 始终保持系统架构的一致性，同时支持硅系统的持续扩展。
- 将智能 NoC 数据传输能力扩展至跨 Die 边界
- 保留 QoS、虚拟通道及原有设计意图
- 通过自动化技术和安全保障机制简化芯粒集成
Arteris Multi-Die 解决方案帮助工程团队将系统划分部署到多个 Die 之上，同时保持统一架构，缩短开发周期并降低集成风险。
Frequently Asked Questions
What is Lorem Ipsum?
Lorem Ipsum is simply dummy text of the printing and typesetting industry. Lorem Ipsum has been the industry’s standard dummy text ever since the 1500s, when an unknown printer took a galley of type and scrambled it to make a type specimen book. It has survived not only five centuries, but also the leap into electronic typesetting, remaining essentially unchanged.
Where does it come from?
Why do we use it?
What is Lorem Ipsum?
Lorem ipsum dolor sit amet, consectetur adipiscing elit. Fusce ut egestas felis, id varius est. Etiam porttitor facilisis odio, interdum imperdiet ipsum bibendum vel. Pellentesque ac tempus nibh. Maecenas dignissim elit vitae risus rhoncus, vel ultrices nulla aliquam. Aliquam bibendum consectetur ipsum, quis tincidunt lectus feugiat porttitor. Vestibulum at molestie eros. Cras lacus purus, pretium auctor augue nec, porta dignissim purus.
Where does it come from?
Support and Training
Need help?
Support and services
Arteris provides world-class design support and services to our customers and partners.
Training
Unlock the full potential of Arteris products. Explore customized learning solutions designed to boost your expertise.
Arteris Academy
Learn at your own pace, on your schedule. Access our library of on-demand training modules and develop new skills today.
最新动态
