RISC-V 以其自由创新和实现专业化的承诺彻底改变了半导体世界,推动了半导体的黄金时代。世界渴望更加智能、更加专用的设备。RISC-V 的兴起正是为了满足这一需求,特别是在汽车、企业计算、消费者、通信和工业应用的人工智能和机器学习领域,它允许开发人员定制解决方案来满足特定需求。
但创新并不是凭空而来的。当设计师利用 RISC-V 进行创新时,他们需要工具和合作伙伴来实现他们的愿景。Arteris 是芯片设计生态系统的核心参与者,通过其片上网络 (NoC) 技术提供即插即用解决方案来连接数百个可重复使用和定制设计的模块。它实现了 RISC-V 内核与其他 IP 模块的无缝集成,确保设备不仅能工作,而且能高效工作。统一各种 NoC 协议使开发人员能够专注于其独特的差异化,而将 NoC 的复杂性留给具有 20 多年经验的 Arteris NoC 技术解决。当设计师专注于创新 RISC-V 内核时,Arteris 会处理芯片间和芯片内连接的复杂性,降低项目风险并加快设计投入到市场的进程。
此外,Arteris 与 IP 合作伙伴密切合作,确保芯片上不同组件之间的顺畅交互。他们的专业知识意味着他们可以共同优化设计的各个方面,确保计算和传输系统协调运行。在 Arteris 等合作伙伴的推动下,RISC-V 趋势是将在一个渴望更具创新性、更快速设备的世界里改变半导体格局。
优势
无缝集成
Arteris 的片上网络技术可确保 RISC-V 内核与其他 IP 块轻松集成,从而使设备功能齐全且高效。
专业的互联知识
Arteris 拥有超过 20 年的经验,简化了芯片间和芯片内连接的复杂性,使设计人员能够专注于核心创新,同时加速设计到市场的进程。
可扩展性
创建高度可扩展的环形、网格形和异构拓扑,并可编辑生成的拓扑 - 与黑匣子编译器和仅网格方案相反 - 以优化每个网络路由。
合作伙伴
Andes Technology 是 RISC-V 国际组织的创始会员和首席会员,是高性能/低功耗 RISC-V 处理器 IP 的领先提供商。Andes Technology 和 Arteris 合作推动基于 RISC-V 的 SoC 设计在人工智能、5G、网络、移动、存储、AIoT 和空间应用领域的创新。Andes 齐来(QiLai)RISC-V 平台是一款开发板,配备了搭载 Andes RISC-V 处理器 IP 和 Arteris FlexNoC 互连 IP 用于片上互联的齐来(QiLai)SoC。
达摩无疆联盟由达摩院(Damo Wujian Alliance)(阿里巴巴集团旗下子公司)牵头,是一个推动 RISC-V 指令集架构的采用和发展的生态系统联盟。该联盟专注于高性能片上系统(SoC)设计,特别是边缘 AI 计算领域。作为联盟的一部分,Arteris 发挥着关键作用,实现了达摩院/平头哥的玄铁 RISC-V 处理器 IP 核与其 Ncore 缓存一致性片上网络 (NoC) 系统 IP 的集成,从而形成了内核内和芯片间高效的数据传输架构,支持 AI、机器学习等领域的前沿应用。
Semidynamics是完全可自定义的RISC-V处理器IP的提供商,专门开发针对机器学习和AI应用程序,具有矢量单元,标量单元和Gazzillion的高带宽,高性能核。我们的协作增强了处理器IP与System IP的灵活性和高度可配置的互操作性,旨在以加速人工智能,机器学习和高性能计算(HPC)应用程序提供集成和优化的解决方案。
Arteris和Sifive已合作,加速了用于消费电子和工业应用的边缘 AI SoCs的开发。这一合作将 SiFive 的多核 RISC-V 处理器IP与Arteris 的 Ncore 高速缓存一致性互连IP相结合,提供高性能和功耗效率,同时减少项目进度和集成成本。该合作实现了Sifive 22G1 X280客户参考平台的开发,其中在AMD Virtex Ultrascale+ FPGA VCU118评估套件上包含了Sifive X280处理器IP和Arteris Ncore 高速缓存一致性互连IP 。
主要产品
Ncore 是唯一适用于现代 SoC 设计的可扩展、高度可配置、通过 ISO 26262 认证的缓存一致性 NoC:
- 适用于任何处理器
- 多协议
- 配置灵活
最大限度地提高工程效率并加快产品上市时间,与 DIY 项目相比可每年节省 50 多个人工成本。
- SemiEngineering Whiteboard: Integration Challenges For RISC-V Designs
- RISC-V Summit Poster
- Keynote Panel: Chiplets in the RISC-V Ecosystem
- Alibaba Damo hosted XuanTie RISC-V Ecosystem conference & formed Wujian Alliance w/ Imagination, Arteris, 芯昇科技, Synopsys & others
- Articles
- NoCs give architects flexibility in system-in RISC-V design | SemiWiki
- The Freedom to Innovate: Arteris and the Rise of RISC-V | EE Journal
- Pairing RISC-V Cores With NoCs Ties SoC Protocols Together | SemiWiki
- Accelerating RISC-V development with network-on-chip IP | EDN
- FPGA-Proven RISC-V System With Hardware Accelerated Task Scheduling | Semiconductor Engineering
- Press Releases
- Semidynamics and Arteris Partner To Accelerate AI RISC-V System-on-Chip Development | Nov 02, 2023
- Kalray, Arteris, Secure-IC, and Thales, Win the Call for Projects Related to the AI Acceleration Strategy of the “France Relance 2030 – Future Investments” Plan | May 11, 2023
- Tenstorrent Selects Arteris IP for AI High-Performance Computing and Datacenter RISC-V Chiplets | May 02, 2023
- Arteris IP Licensed by Axelera AI to Accelerate Computer Vision at the Edge | Apr 26, 2023
- Arteris and SiFive Partner to Accelerate RISC-V SoC Design of Edge AI Applications | Feb 27, 2023