Arteris 加速行业向 Multi-Die 芯粒架构转型
- Arteris 6 min read
扩展解决方案包括全新 FlexGen Multi-Die 产品，旨在应对行业向 Multi-Die 架构转型过程中面临的高效数据移动挑战，同时确保跨芯片边界的服务质量与架构灵活性。
加利福尼亚州坎贝尔 – 2026年9月15日 Arteris（纳斯达克股票代码：AIP），作为在 AI 时代加速创新的领先半导体技术提供商，今日宣布扩展其 Multi-Die 产品组合，以帮助半导体公司从单片系统级芯片（SoC）设计转向面向AI、高性能计算（HPC）和消费电子应用的芯粒架构，同时无需重新设计系统内部的数据移动方式。
为满足AI计算需求,半导体公司正越来越多地采用 Multi-Die 架构。如今，它们正在构建超越单个裸片实际尺寸限制的系统，针对不同工艺技术优化各个芯粒，并将一个系统划分到多个裸片上。这也带来了新的挑战：原本在单个 SoC 内部进行的通信现在必须跨越物理芯片边界，同时仍要保持性能、效率以及可预测的流量行为。
Arteris 通过将片上网络（NoC）连接和数据移动透明地扩展至裸片间链路来应对这一挑战，使多个裸片能够作为一个统一架构运行。全新的 FlexGen Multi-Die 产品将这一方法扩展到非一致性AI和高性能计算架构，并与面向缓存一致性系统的 Ncore Multi-Die 形成互补。
结合Arteris Magillem集成自动化技术和Cycuity硬件安全验证方案，扩展后的产品组合为半导体工程团队提供了涵盖数据移动、系统集成和安全性等 Multi-Die 设计日益复杂化所需的全套技术。
“Multi-Die 架构是自SoC问世以来半导体设计领域最重要的变革之一，”Arteris总裁兼首席执行官K. Charles Janac表示。“随着系统超出单一硅片的边界，挑战已不再只是连接芯粒，而是如何在跨芯粒之间保持架构原有的智能性。我们的目标是帮助工程团队获得 Multi-Die 架构的优势，而无需在每次将系统划分到另一块硅片时都重新设计整个系统。”
将NoC互连技术扩展至芯片边界之外
在单片SoC中，NoC技术充当互连结构，使处理器、内存子系统、加速器及其他功能模块能够相互通信并共享数据。转向 Multi-Die 架构后，各功能之间出现了物理边界，工程团队可能需要定义并管理芯粒之间的额外接口。
Arteris 将 NoC 连接透明地扩展至这些边界之外，而无需重新设计系统。全新 FlexGen Multi-Die NoC IP支持通过单个UCIe PHY上进行双向事务传输，从而将PHY面积、功耗和I/O需求降低多达50%。这种方法使工程团队能够将重要的NoC功能延续到裸片间链路上，而无需将每个芯粒边界视为独立的系统集成问题。
FlexGen Multi-Die 专为非一致性AI和高性能计算架构设计，支持虚拟通道链路技术，以提高有限芯粒I/O资源的利用率，并提供先进的服务质量（QoS）机制，在共享裸片间链路上维持高优先级流量的吞吐量。这些功能可帮助工程团队高效利用可用带宽，并将设计扩展到多个裸片。
Arteris Multi-Die 产品组合包括：
- FlexGen Multi-Die — 面向非一致性AI和高性能计算架构，将高效数据移动和QoS能力扩展到芯片边界之外。
- Ncore Multi-Die — 面向缓存一致性计算架构，实现多个裸片之间的一致性连接和高效数据共享。
- Magillem集成自动化 — 帮助实现 IP 封装、芯粒与 Multi-Die 集成以及软硬件集成的自动化，从而减少工程工作量和开发复杂性。
- Cycuity 硬件安全验证* —帮助工程团队在开发早期识别漏洞，并验证日益复杂的 Multi-Die 系统中的安全要求。
这些能力共同为半导体公司提供了一条从单片SoC向 Multi-Die 架构演进的更平滑路径，同时帮助工程团队提高设计复用率、降低集成复杂度，并加速差异化产品推向市场。
从单片设计到 Multi-Die 产品
Arteris 客户已在使用该公司的技术，将现有架构从单裸片实现方式转向 Multi-Die 产品。
“先进半导体设计的未来必然是 Multi-Die，”Socionext Global Leading Group 执行总工程师 Daisuke Murakami 表示。“通过与 Arteris 合作开发其基于 UCIe 的 Multi-Die 解决方案，我们能够提前获得可简化芯粒集成的技术，同时实现下一代 AI、汽车和数据中心 SoC 所需的可扩展性、带宽和效率。”
构建更广泛的芯粒生态系统
随着 Multi-Die 架构采用的扩大，NoC技术、裸片间接口、芯粒IP、设计工具和先进封装技术之间的互操作性将变得日益重要。Arteris正与半导体IP和生态系统伙伴合作，以帮助降低集成风险，并为 Multi-Die 设计建立更具可复用性的基础。
“物理 AI 系统需要规模适配的推理能力和可扩展架构，以无缝集成多样化的计算技术，同时满足严格的功耗、性能、功能安全、网络安全和可靠性要求，”Cadence 硅解决方案事业部研发副总裁 David Glasco 表示。“通过将全面的 Cadence 物理 AI 平台、IP 和安全解决方案与 Arteris 的 NoC IP 相结合，我们的合作可加快芯片实现，并支持从云端到边缘的可信系统部署。这一可复用基础有助于客户更高效地扩展物理 AI 系统、降低开发风险并缩短产品上市时间。Cadence 与 Arteris 携手提供一条从规格定义到芯片实现再到部署的无缝路径，加速整个物理 AI 生态系统的创新。”
“开放的芯粒生态系统需要能够简化专用裸片集成的架构框架，以构建可扩展、可制造的系统，”Silitronics 系统与先进封装首席技术官 Suresh Subramaniam 博士表示。“我们计划在开发源自 OCP 的芯粒架构时采用 Arteris FlexGen 技术，将智能裸片间连接与 Silitronics 的系统级设计、先进封装和异构集成能力相结合，帮助客户更快地将差异化 Multi-Die 解决方案推向市场。”
“随着 Multi-Die 设计日益成为 AI 和高性能计算创新的核心，芯粒生态系统的互操作性对于降低设计复杂度和加速应用至关重要，”新思科技产品管理高级副总裁 Neeraj Paliwal 表示。“新思科技经芯片验证的 UCIe IP 可提供高带宽、低延迟的裸片间连接；该 IP 与面向 Multi-Die 设计的 Arteris Ncore 缓存一致性 NoC IP 成功完成互操作性验证，有助于客户放心集成芯粒、降低集成风险并确保芯片成功。”
“UCIe 为跨不同功能和工艺技术集成芯粒提供了开放、高性能的基础，”芯和半导体副总裁 Mao Liu 表示。“通过与 Arteris 合作验证芯和半导体 UCIe IP 与 Arteris Ncore Multi-Die 之间的互操作性，我们旨在为客户提供一条更加集成的路径，以构建面向 AI、高性能计算及其他计算密集型应用的可扩展、缓存一致性 Multi-Die 设计。”
迈向芯粒未来的务实路径
未来AI计算系统需要Arteris为行业带来的透明数据移动解决方案，以加速先进异构系统的开发和交付。全新的 FlexGen Multi-Die 产品将非一致性连接透明地扩展至裸片边界之外，使工程团队能够满足未来 Multi-Die SoC 实现中的不同连接需求。
扩展后的 Arteris Multi-Die 解决方案现已向早期访问合作伙伴和战略客户开放。了解更多信息，请访问 arteris.com/multi-die。
关于Arteris
Arteris 是领先的半导体技术提供商，致力于加速打造高性能、低功耗，并具备内建安全性、可靠性和安全防护能力的芯片。Arteris 的片上网络（NoC）互连 IP、用于集成自动化的系统级芯片（SoC）软件以及硬件安全保障技术，被全球顶尖科技公司用于优化数据移动、降低复杂性，同时提升整体性能和工程效率、降低风险与成本，并更快地将尖端设计推向市场。如需了解更多信息，请访问arteris.com。
© 2004-2026 Arteris, Inc. 保留所有权利。Arteris、Arteris IP、Arteris IP徽标以及 arteris.com/trademarks 上列出的其他Arteris标识均为Arteris, Inc.或其子公司的商标或注册商标。所有其他商标均为其各自所有者的财产。
*并非在所有市场均有提供。
前瞻性声明
本新闻稿包含《1995 年私人证券诉讼改革法案》所定义的前瞻性声明，包括有关公司预期、计划、目标、展望、预计财务或经营业绩、市场机会、产品开发和/或业务战略的声明。此类声明基于管理层当前的预期、估计、假设和预测，并非历史事实。“可能”“将”“可以”“会”“预期”“预计”“相信”“估计”“计划”“打算”“预测”“潜在”等词语及类似表述，旨在识别前瞻性声明。
此类声明受风险和不确定性影响，实际结果可能与其明示或暗示的内容存在重大差异，包括经济和市场状况、供应链限制、技术发展、监管变化、诉讼、网络安全风险、资本可获得性及其他风险。有关这些风险及其他风险的更多信息，载于公司向美国证券交易委员会提交的文件中。
前瞻性声明仅截至本新闻稿发布之日有效。除适用法律要求外，公司不承担更新或修订任何前瞻性声明的义务。
