芯粒设计，赋能AI创新与性能

将您的数据传输从片上网络（NoC）升级为超级NoC，分布式部署于多个芯粒之间

Chiplet Design

概览

优化芯粒之间的数据流

Multi-die 系统和基于芯粒的设计正在推动摩尔定律进入“超越摩尔”时代，由于传统的单片芯片已无法满足当今复杂、高性能计算和 AI 工作负载不断增长的需求，多芯粒架构正成为推动半导体持续创新的重要途径。

Arteris 通过扩展的 Multi-die 解决方案，加速 AI 驱动的硅片创新。该 Multi-die 平台基于经过硅验证的 NoC 技术 和 Magillem® 自动化技术，可提供：

灵活的设计可扩展性
差异化的 AI 性能
与不断演进的行业标准保持一致

通过支持 Arm AMBA AXI 和 CXS 等行业标准，并与提供 Die-to-Die 控制器及 PHY 的生态合作伙伴协作，无论采用 Universal Chiplet Interconnect Express™（UCIe）、Bunch of Wires（BoW） 还是专有互连技术，Arteris NoC IP 都能够帮助确保芯粒之间实现无缝、低延迟的数据传输。因此，即使 Multi-die 设计的复杂性不断提升，开发人员仍能够实现具有挑战性的性能、功耗和上市时间目标。

优势

专为互操作性与高性能而打造

互操作性

通过 Arm AMBA 等标准接口，将业界领先的 Die-to-Die PHY 互连与其数字控制器无缝连接。

带宽提升

借助 HBM2 和多通道内存支持、多播和广播写入功能、VC-Link™ 虚拟通道以及源同步通信技术，显著提升片上与片外数据传输带宽。

低功耗设计

通过减少布线和逻辑门数量，并将通信路径划分为更细粒度的传输段，有效降低系统功耗。系统仅对活跃的数据传输段进行供电，同时利用简洁高效的内部协议实现更激进的时钟门控，从而进一步优化功耗表现。

芯粒（Chiplet）应用场景

Homogeneous Scale-Out

随着市场对更大规模、高性能系统的需求持续增长，同构芯粒架构正成为实现系统扩展的重要途径。通过重复使用同一芯粒设计，开发人员能够灵活扩展系统规模，同时提高设计复用率并缩短开发周期。

当单颗芯片设计超出光罩尺寸限制（858 mm²），或因良率挑战导致单芯片方案成本过高时，采用多个较小且高良率的 Die 构建系统通常更具成本优势。借助同构芯粒方案，设计团队能够在性能、成本和制造效率之间实现更佳平衡。

异构解耦（Heterogeneous Disaggregation）

异构芯粒架构通过将不同功能模块拆分到多个专用 Die 中，实现更灵活、更高效的系统设计。除了能够解决光罩尺寸限制和良率挑战外，异构解耦还允许设计团队根据不同模块的需求选择最佳制程技术。例如，计算核心可以采用最先进的工艺节点以获得更高性能，而面积较大的 SRAM 则可部署在成本更低、良率更高的成熟工艺上。同时，高压 I/O、射频（RF）等特殊功能也可以集成到独立的 I/O 芯粒中。

通过这种方式，异构芯粒方案能够在性能、功耗、成本和制造效率之间实现更优平衡，为下一代高性能计算和 AI 系统提供更大的设计灵活性。

标准

行业协作，共建标准生态

在系统设计中，为 Die-to-Die 数据传输选择合适的 NoC 协议，对于满足性能、延迟和功耗要求至关重要。提供物理互连解决方案的供应商通常会提供 PHY 和控制器，包括负责在不同 Die 之间传输原始流量控制单元（FLIT，Flow Control Unit）的链路层。

Arteris 与 Synopsys、Cadence、Alphawave、Blue Cheetah Analog、Innosilicon 等合作伙伴紧密协作，推动 NoC 与控制器/PHY 接口的协同和统一。此外，Arteris 还积极参与相关行业标准的制定与推广，包括：

面向芯粒设计的产品

Network-on-Chip IP

FlexGen Multi-Die NoC IP

高度可配置的 NoC（片上网络）互连架构技术，集成物理感知、拓扑自动生成及多裸片支持能力，帮助缩短产品上市时间（TTM），并最大化多裸片 SoC 的性能。

Coherent NoC IP

Ncore Multi-Die NoC IP

高度可配置的缓存一致性 NoC（片上网络）技术，提供覆盖整个系统的一致性机制、全局 NUMA 内存映射能力，以及跨裸片的 CPU/XPU 扩展能力。

Last-Level Cache

CodaCache™ 末级缓存

可配置缓存 IP，可降低内存访问延迟并缓解流量热点问题。

SoC Integration Automation

Magillem Platform

Magillem 平台提供统一的一体化端到端设计流程，为开发流程带来显著优化，实现更加无缝、高效的设计体验，同时帮助降低开发风险。

客户评价

深受全球创新企业信赖

随着 AI 对性能和能效提出越来越高的要求，具备芯粒（Chiplet）扩展能力的单片 SoC 已成为实现更高集成度与可扩展性的关键，而这些能力是传统 SoC 架构难以达到的。Arteris 技术为我们的第五代 R-Car 汽车芯片提供核心互连基础，帮助我们将这一愿景变为现实，并推动汽车创新新时代的发展。

AMD 通过持续创新的领先计算技术和业内顶尖 IP，推动 AI 从云端到终端的全面扩展。借助 Arteris FlexGen NoC IP 技术，我们能够在多个 AMD 芯粒中实现互连配置自动化，确保 SoC 各功能模块之间的无缝互联，并进一步巩固业界领先的端到端 AI 计算产品组合优势。

Rebellions 在部分产品中部署了 Arteris 的互连 IP 和 SoC 集成软件，以支持 AI 加速器开发中的性能优化与系统级集成。Arteris FlexNoC 互连 IP 和 Magillem 软件帮助我们提升了设计流程效率，并与我们打造模块化、可扩展 AI 系统架构的战略方向保持一致。